氮化镓半导体结构及其制备方法与流程

本发明涉及半导体技术领域，尤其涉及一种氮化镓半导体结构及其制备方法。

背景技术：

氮化镓属于第三代高禁带宽度的半导体材料，和第一代的si以及第二代的gaas等相比，其具有优越的物理特性，如具有更宽的禁带宽度、更高的击穿电场、更高的热导率、更高的电子饱和速率及更高的抗辐射能力。其工作温度高，可作为微波功率晶体管的优良材料。氮化镓晶体一般是六方纤锌矿结构，原子体积大约为gaas的一半。氮化镓受青睐的主要原因是它的宽禁带特性，使得氮化镓器件与硅或者其他iiiv族器件相比，氮化镓器件的速度更快，击穿电压也更高。

氮化镓在器件类型上主要应用于发光二极管、场效应晶体管、二极管、太阳能电池等。其中fet涉及多种类型的器件如：igfet、hemt、mosfet、bipolartransistor、jfet、misfet、igbt等。

近年来，氮化镓异质外延技术得到飞速发展，金属有机物化学气相沉积(mocvd)、氢化物气相外延(hvpe)、分子束(mbe)成为制备氮化镓材料的主流生长技术。外延衬底普遍选用蓝宝石(单晶al2o3)、碳化硅(sic)、砷化镓(gaas)、硅等。为了提高外延层质量，开发出缓冲层工艺、侧向外延生长技术、悬空外延技术等。

异质外延技术本身的局限性限制了gan基材料质量和器件性能的提高。由于异质衬底与氮化镓存在程度不同的晶格失配和热失配，因此导致gan外延层产生高密度位错(～10^8-9/cm²)，位错会降低载流子迁移率、寿命和热传导率。制备氮化镓材料方式多样，目前做得最好的方式是hvpe(氢化物气相外延法)，但位错密度仍然达到～10⁵/cm²。而金属电极在与氮化镓材料形成欧姆接触处，由于电极金属和杂质金属元素会扩散进位错中，形成漏电流，降低器件的输出功率，严重影响器件的稳定性和可靠性。

为了改善器件的可靠性和稳定性，大家都在寻求在器件工艺上去找突破口。

因此，提供一种新型的氮化镓半导体结构及其制备方法，以提高器件性能，实属必要。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种氮化镓半导体结构及其制备方法，用于解决现有技术中氮化镓晶体质量问题，以及由于晶体位错容易形成漏电通道造成氮化镓器件击穿的问题。

本发明是通过在复合图形衬底上用侧向外延技术形成氮化镓层，生长过程中，可以进一步减少位错密度并能够将位错集中到某一特定区域，以形成缺陷合拢区，而其他生长区域形成的氮化镓材料几乎没有位错缺陷。之后通过套刻技术在缺陷合拢区上方开沟槽，并形成绝缘阻挡层，之后在表面做电极，绝缘阻挡层阻挡了电极金属和杂质金属元素扩散到位错中，无法形成漏电通道，而欧姆接触区域或肖特基接触区域下面没有位错，从而提高了器件的可靠性和稳定性。

为实现上述目的及其他相关目的，本发明提供一种氮化镓半导体结构，所述氮化镓半导体结构包括：

氮化镓层，所述氮化镓层中具有缺陷合拢区；

沟槽屏蔽结构，所述沟槽屏蔽结构位于所述氮化镓层中，包括沟槽及覆盖所述沟槽的底部及侧壁的绝缘阻挡层，且所述绝缘阻挡层在垂向上的投影覆盖对应的所述缺陷合拢区；

第一金属层，所述第一金属层与所述氮化镓层相接触；

第二金属层，所述第二金属层与所述绝缘阻挡层和所述氮化镓层相接触，且所述第一金属层及第二金属层位于所述氮化镓层的相对两面。

可选地，所述绝缘阻挡层包括sio2层、si3n4层、al2o3层中的一种或组合；所述绝缘阻挡层的厚度为0.1μm～3μm。

可选地，所述沟槽的深度为0.2μm～5μm，所述沟槽的宽度为0.5μm～10μm。

本发明还提供一种氮化镓半导体结构的制备方法，包括以下步骤：

提供复合图形衬底；

在所述复合图形衬底上形成氮化镓层，且所述氮化镓层中形成有缺陷合拢区；

提供临时支撑衬底，并将所述临时支撑衬底键合于所述氮化镓层上；

去除所述复合图形衬底，显露所述氮化镓层，形成第一金属层，所述第一金属层与所述氮化镓层相接触；

去除所述临时支撑衬底，显露所述氮化镓层，在所述氮化镓层中形成沟槽，并于所述沟槽中形成覆盖所述沟槽的底部及侧壁的绝缘阻挡层，以构成沟槽屏蔽结构，且所述绝缘阻挡层在垂向上的投影覆盖对应的所述缺陷合拢区；

形成第二金属层，所述第二金属层与所述绝缘阻挡层和所述氮化镓层相接触。

可选地，所述绝缘阻挡层包括sio2层、si3n4层、al2o3层中的一种或组合；所述绝缘阻挡层的厚度为0.1μm～3μm。

可选地，所述沟槽的深度为0.2μm～5μm，所述沟槽的宽度为0.5μm～10μm。

可选地，所述复合图形衬底中包括对版标记，且通过套刻工艺，在所述氮化镓层中形成所述沟槽。

可选地，在去除所述复合图形衬底显露所述氮化镓层后，以及在形成所述第一金属层前，还包括平坦化处理的步骤。

可选地，所述复合图形衬底包括生长衬底、介质层凸起及缓冲层。

可选地，在所述氮化镓层中形成所述缺陷合拢区的步骤包括：

在所述复合图形衬底上形成锥形氮化镓层凸起，且所述锥形氮化镓层凸起的锥顶远离所述复合图形衬底；

在所述锥形氮化镓层凸起上形成氮化镓覆盖层，所述锥形氮化镓层凸起的掺杂浓度大于所述氮化镓覆盖层，以在所述氮化镓层中形成缺陷合拢区。

如上所述，本发明的氮化镓半导体结构及其制备方法，具有以下有益效果：

通过在复合图形衬底上形成锥形氮化镓层凸起，以获得高掺杂、高载流子浓度、高晶体质量的锥形氮化镓层凸起，而后在锥形氮化镓层凸起上形成氮化镓覆盖层，且由于锥形氮化镓层凸起具有锥形的形貌，可形成有缺陷合拢区，使得缺陷集中化；

进一步的，由于锥形氮化镓层凸起具有锥形形貌，从而可像漏斗一样将载流子聚集到锥形氮化镓层凸起的锥顶，以进行载流子的传输，使得电流导流，且可避开载流子从边缘区缺陷较多的缺陷合拢区通过；

通过复合图形衬底中的对版标记，可在氮化镓层中形成沟槽屏蔽结构，且绝缘阻挡层在垂向上的投影完全覆盖对应的缺陷合拢区，从而通过沟槽屏蔽结构可防止电场在通过位错处击穿器件，可制作出能够承受大电流和大电压的氮化镓器件结构，从而可提高器件性能。

综上，本发明的氮化镓半导体结构及其制备方法，包括氮化镓层、沟槽屏蔽结构、第一金属层及第二金属层。本发明通过在复合图形衬底上形成氮化镓层，生长过程中可以进一步减少位错密度并能够将位错集中到某一特定区域以形成缺陷合拢区，而其他生长区域形成的氮化镓材料几乎没有位错缺陷，之后在缺陷合拢区上形成沟槽及绝缘阻挡层，其中，绝缘阻挡层可阻挡电极金属和杂质金属元素扩散到位错中，从而无法形成漏电通道，且欧姆接触区域或肖特基接触区域下面的氮化镓层没有位错，从而提高了器件的可靠性和稳定性。本发明可获得高质量的氮化镓晶体，经过xrd测试，002方向和102方向的fwhm都小于50sec，可制作出能够承受大电流和大电压的氮化镓器件结构，从而可提高器件性能。

附图说明

图1显示为实施例中制备氮化镓半导体结构的工艺流程示意图。

图2～图13显示为实施例中制备氮化镓半导体结构时各步骤所呈现的结构示意图。

图2a显示为实施例中具有对版标记的复合图形衬底的结构示意图。

图14显示为实施例中形成锥形氮化镓层凸起后的扫描电镜图。

图15显示为实施例中形成氮化镓层后的扫描电镜图。

元件标号说明

101复合图形衬底

1011生长衬底

1012介质层凸起

1013缓冲层

102锥形氮化镓层凸起

103氮化镓覆盖层

104临时支撑衬底

105空洞

106第一金属层

107金属衬底

108沟槽

109绝缘阻挡层

110第二金属层

a缺陷合拢区

q对版标记

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。

氮化镓外延层位错越少，器件性能及稳定性就会越高，但是由于现有技术中在生长氮化镓外层时，由于生长衬底的因素，无法避免的会产生一些位错。本发明是通过位错集中化技术，来消除位错危害性；以及通过沟槽结构屏蔽技术减少晶体位错电极接触处的电位拥挤，进一步抑制反向漏电流，降低漏电，防止器件被电压击穿，提高器件耐压等性能。

参阅图1，本实施例提供一种氮化镓半导体结构的制备方法，但所述氮化镓半导体结构的制备并非局限于此，以及仅作为示例，参阅图2～图15，可包括以下步骤：

首先，提供复合图形衬底101，其中，所述复合图形衬底101可包括生长衬底1011、介质层凸起1012及缓冲层1013，但并非局限于此。

接着，在所述复合图形衬底101上形成氮化镓层，所述氮化镓层中具有缺陷合拢区a，本实施例中，所述氮化镓层可包括锥形氮化镓层凸起102及氮化镓覆盖层103，但并非局限于此，具体制备可包括：在所述复合图形衬底101上先形成所述氮化镓层凸起102，且所述锥形氮化镓层凸起102的锥顶远离所述复合图形衬底101；在所述锥形氮化镓层凸起102上形成所述氮化镓覆盖层103，所述锥形氮化镓层凸起102的掺杂浓度大于所述氮化镓覆盖层103，且所述锥形氮化镓层凸起102与所述氮化镓覆盖层103形成有缺陷合拢区a。

接着，提供临时支撑衬底104，并将所述临时支撑衬底104键合于所述氮化镓覆盖层103上。

接着，采用采用第一化学腐蚀工艺去除所述介质层凸起1012，以形成空洞105。

接着，采用第二化学腐蚀工艺去除所述缓冲层1013及部分所述锥形氮化镓层凸起102，以剥离所述生长衬底1011。

接着，可进行平坦化处理，以显露所述氮化镓层凸起102的锥底。

接着，在显露的所述锥形氮化镓层凸起102的表面形成第一金属层106。

接着，去除所述临时支撑衬底104。

接着，通过套刻工艺，在所述氮化镓覆盖层103中形成沟槽108。

接着，于所述沟槽108中形成覆盖所述沟槽108的底部及侧壁的绝缘阻挡层109，以构成沟槽屏蔽结构，且所述沟槽屏蔽结构中的所述绝缘阻挡层109在垂向上的投影完全覆盖对应的所述缺陷合拢区a。

接着，于所述沟槽108中形成第二金属层110。

本实施例通过在复合图形衬底上形成锥形氮化镓层凸起，以获得高掺杂、高载流子浓度、高晶体质量的锥形氮化镓层凸起，而后在锥形氮化镓层凸起上形成氮化镓覆盖层，且由于锥形氮化镓层凸起具有锥形的形貌，可在氮化镓层中形成缺陷合拢区，使得缺陷集中化；进一步的，由于锥形氮化镓层凸起具有锥形形貌，从而可像漏斗一样将载流子聚集到锥形氮化镓层凸起的锥顶，以进行载流子的传输，使得电流导流，且可避开载流子从边缘区缺陷较多的缺陷合拢区通过；通过在氮化镓层中形成沟槽屏蔽结构，且绝缘阻挡层在垂向上的投影完全覆盖对应的缺陷合拢区，从而通过沟槽屏蔽结构可防止电场在通过位错处击穿器件，可制作出能够承受大电流和大电压的氮化镓器件结构，从而可提高器件性能；从而本实施例的氮化镓半导体结构的制备方法，可获得高质量的氮化镓晶体，经过xrd测试，002方向和102方向的fwhm都小于50sec；通过沟槽屏蔽结构可防止电场在通过位错处击穿器件，可制作出能够承受大电流和大电压的氮化镓器件结构，从而可提高器件性能。

具体制备步骤如下：

参阅图2，首先提供所述复合图形衬底101，所述复合图形衬底101包括生长衬底1011、介质层凸起1012及缓冲层1013。

具体的，本实施例中，所述介质层凸起1012位于所述生长衬底1011与所述缓冲层1013之间，但并非局限于此，在另一实施例中，所述缓冲层1013也可位于所述介质层凸起1012的下方，此处不作过分限制。其中，所述生长衬底1011可包括蓝宝石衬底、si衬底、sic衬底、zno衬底、氮化镓衬底中的一种或组合，具体可根据需要进行选择，此处不作过分限制。本实施例中，优选采用蓝宝石衬底，但并非局限于此。

作为示例，所述介质层凸起1012的材质可包括sio2层、sionx层或sinx层中的一种或多种的组合。

作为示例，所述介质层凸起1012包括间隔排布或相互接触排布；当所述介质层凸起1012为间隔排布时，可包括方形、长方形、椭圆形、梯形中的一种或组合。

作为示例，所述缓冲层1013包括aln层、alxga1-xn层或zno层中的一种或多种的组合。

具体的，本实施例中，所述介质层凸起1012采用sio2层；所述介质层凸起1012采用间隔排布，且所述介质层凸起1012的形貌采用长方形，宽度范围包括1μm～20μm，如1μm、5μm、10μm、20μm等；间距为1μm～20μm，如1μm、5μm、10μm、20μm等；高度为0.1μm～5μm，如0.1μm、1μm、2.5μm、5μm等。所述缓冲层1013采用aln层。但所述介质层凸起1012及缓冲层1013的材质及形貌等的选择并非局限于此，此处不作过分限制。

作为示例，如图2a，所述复合图形衬底101中包括对版标记q，且在进行所述套刻工艺时，以所述对版标记q进行对准。其中，所述对版标记可为方形，或其他形貌，边长可为10μm～1000μm，如10μm、100μm、1000μm等，但并非局限于此。

接着，参阅图3，采用mocvd法，但并非局限于此，在所述复合图形衬底101上形成所述锥形氮化镓层凸起102，且所述锥形氮化镓层凸起102的锥顶远离所述复合图形衬底101。

作为示例，所述锥形氮化镓层凸起102间隔排布或相互接触排布。

具体的，本实施例中，所述锥形氮化镓层凸起102采用相互间隔排布的方式，但并非局限于此，在另一实施例中，通过控制mocvd工艺参数，也可形成相互接触的所述锥形氮化镓层凸起102，此处不作过分限制。

其中，由于所述锥形氮化镓层凸起102具有锥形的形貌，在后续形成所述氮化镓覆盖层103时，会在所述氮化镓覆盖层103中形成位错聚集区，即缺陷合拢区a，如图4、图14及图15所示。

接着，参阅图4，采用mocvd法，但并非局限于此，在所述锥形氮化镓层凸起102上形成氮化镓覆盖层103，所述锥形氮化镓层凸起102的掺杂浓度大于所述氮化镓覆盖层103，且所述锥形氮化镓层凸起102与所述氮化镓覆盖层103形成有所述缺陷合拢区a。

具体的，所述氮化镓覆盖层103的生长同样采用mocvd法，以自所述锥形氮化镓层凸起102的表面向外侧外延生长，形成具有锥形形貌的所述氮化镓覆盖层103，且通过控制mocvd法的工艺参数，最终可获得如图5所示的表面平整的所述氮化镓覆盖层103，且在外延生长所述氮化镓覆盖层103时，所述氮化镓覆盖层103也同样会在相邻的所述氮化镓覆盖层103之间形成缺陷聚集区，即所述缺陷合拢区a延伸至所述氮化镓覆盖层103中，且随着所述缺陷合拢区a沿所述锥形氮化镓层凸起102向所述氮化镓覆盖层103的方向延伸，缺陷的密集程度会逐渐减弱直至消失，从而通过所述缺陷合拢区a可将所述锥形氮化镓层凸起102及氮化镓覆盖层103生长过程中的位错等缺陷进行集中化，从而可降低其他区域的缺陷概率。

如图6，先在所述氮化镓覆盖层103的表面形成所述临时支撑衬底104，以提供支撑作用，便于后续的工艺操作，有关所述临时支撑衬底104的材质此处不作过分限制，可根据需要进行选择。

接着，参阅图7，采用第一腐蚀液去除所述介质层凸起1012，以形成所述空洞105，其中，所述第一腐蚀液包括与所述介质层凸起1012反应的hf溶液或boe溶液，所述第一腐蚀液的种类、作用时间、温度等可根据需要进行选择，此处不作过分限制。

接着，参阅图8，基于所述空洞105，采用第二腐蚀液去除所述缓冲层1013，以剥离所述生长衬底1011。

作为示例，所述第二腐蚀溶液为koh溶液、naoh溶液或h2so4与h3po4的混合溶液。

具体的，通过所述第二腐蚀溶液可将所述缓冲层1013去除，以剥离所述生长衬底1011，且由于所述第二腐蚀溶液可与氮化镓材料发生反应，因此所述第二腐蚀溶液可以去除部分所述氮化镓覆盖层103。

接着，进行平坦化处理，以显露所述氮化镓层凸起102的锥底，并获得平整的表面。

接着，参阅图9，可先形成第一金属层106，而后通过所述第一金属层106形成金属衬底107。

接着，参阅图10，以所述第一金属层106及金属衬底107作为支撑，去除所述临时支撑衬底104。

接着，参阅图11，通过套刻光刻技术，做出沟槽光刻图形，通过icp刻蚀，在所述氮化镓覆盖层103中形成沟槽108，其中，所述沟槽108位于所述缺陷合拢区a的上方。

作为示例，所述沟槽108的深度为0.2μm～5μm，如0.2μm、1μm、2μm、5μm等，所述沟槽108的宽度为0.5μm～10μm，如0.5μm、1μm、2μm、5μm、10μm等。

接着，参阅图12，形成绝缘阻挡层109，以构成沟槽屏蔽结构，且所述沟槽屏蔽结构在垂向上的投影完全覆盖对应的所述缺陷合拢区a。

接着，参阅图13，于所述沟槽108中形成第二金属层110，所述第二金属层110与所述绝缘阻挡层109和所述氮化镓覆盖层103相接触。

上述关于所述第一金属106及第二金属层110的材质及制备顺序，可根据具体的制备需求进行调整，此处不作过分限制。

本实施例还提供一种氮化镓半导体结构，所述氮化镓半导体结构包括氮化镓层、沟槽屏蔽结构、第一金属层及第二金属层，其中，所述氮化镓层中具有缺陷合拢区，所述沟槽屏蔽结构位于所述氮化镓层中，包括沟槽及覆盖所述沟槽的底部及侧壁的绝缘阻挡层，且所述绝缘阻挡层在垂向上的投影覆盖对应的所述缺陷合拢区，所述第一金属层与所述氮化镓层相接触，所述第二金属层与所述绝缘阻挡层和所述氮化镓层相接触，且所述第一金属层及第二金属层位于所述氮化镓层的相对两面。

作为示例，所述氮化镓层可包括氮化镓层凸起及覆盖所述氮化镓层凸起的氮化镓覆盖层，但并非局限于此。

参阅图13，本实施例中，所述氮化镓半导体结构包括锥形氮化镓层凸起102、氮化镓覆盖层103、沟槽屏蔽结构、第一金属层106及第二金属层110。其中，所述氮化镓覆盖层103覆盖所述锥形氮化镓层凸起102，所述锥形氮化镓层凸起102的掺杂浓度大于所述氮化镓覆盖层103，且所述氮化镓覆盖层103中具有缺陷合拢区a；所述沟槽屏蔽结构包括位于所述氮化镓覆盖层103中的沟槽108及覆盖所述沟槽108的底部及侧壁的绝缘阻挡层109，且所述绝缘阻挡层在垂向上的投影完全覆盖对应的所述缺陷合拢区a；所述第一金属层106与所述锥形氮化镓层凸起102相接触；所述第二金属层110与所述绝缘阻挡层109和所述氮化镓覆盖层103相接触。

作为示例，所述绝缘阻挡层109包括sio2层、si3n4层、al2o3层中的一种或组合；所述绝缘阻挡层109的厚度为0.1μm～3μm，如0.1μm、1μm、2μm及3μm等。

作为示例，所述沟槽108的深度为0.2μm～5μm，如0.2μm、1μm、2μm、5μm等，所述沟槽108的宽度为0.5μm～10μm，如0.5μm、1μm、2μm、5μm、10μm等。

作为示例，所述锥形氮化镓层凸起102间隔排布或相互接触排布。

本实施例中的所述氮化镓半导体结构，经过xrd测试，氮化镓晶体的002方向和102方向的fwhm都小于50sec；通过沟槽屏蔽结构可防止电场在通过位错处击穿器件，可制作出能够承受大电流和大电压的氮化镓器件结构，从而可提高器件性能。

综上，本发明的氮化镓半导体结构及其制备方法，通过在复合图形衬底上形成锥形氮化镓层凸起，以获得高掺杂、高载流子浓度、高晶体质量的锥形氮化镓层凸起，而后在锥形氮化镓层凸起上形成氮化镓覆盖层，且由于锥形氮化镓层凸起具有锥形的形貌，可使得锥形氮化镓层凸起与氮化镓覆盖层形成有缺陷合拢区，使得缺陷集中化；进一步的，由于锥形氮化镓层凸起具有锥形形貌，从而可像漏斗一样将载流子聚集到锥形氮化镓层凸起的锥顶，以进行载流子的传输，使得电流导流，且可避开载流子从边缘区缺陷较多的缺陷合拢区通过；通过复合图形衬底中的对版标记，可在氮化镓层中形成沟槽屏蔽结构，且绝缘阻挡层在垂向上的投影完全覆盖对应的缺陷合拢区，从而通过沟槽屏蔽结构可防止电场在通过位错处击穿器件，可制作出能够承受大电流和大电压的氮化镓器件结构，从而可提高器件性能。

本发明的氮化镓半导体结构及其制备方法，包括氮化镓层、沟槽屏蔽结构、第一金属层及第二金属层。本发明通过在复合图形衬底上形成氮化镓层，生长过程中可以进一步减少位错密度并能够将位错集中到某一特定区域以形成缺陷合拢区，而其他生长区域形成的氮化镓材料几乎没有位错缺陷，之后在缺陷合拢区上形成沟槽及绝缘阻挡层，其中，绝缘阻挡层可阻挡电极金属和杂质金属元素扩散到位错中，从而无法形成漏电通道，且欧姆接触区域或肖特基接触区域下面的氮化镓层没有位错，从而提高了器件的可靠性和稳定性。本发明可获得高质量的氮化镓晶体，经过xrd测试，002方向和102方向的fwhm都小于50sec，可制作出能够承受大电流和大电压的氮化镓器件结构，从而可提高器件性能。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。