控制多个硬件模块的方法与相应控制器及系统与流程

优先权声明

本申请主张在2015年4月7日提出申请的美国临时专利申请62/144,308号的权利，且上述美国专利申请整体以引用方式并入本文中。

背景技术：

动态电压与频率调整(dynamicvoltageandfrequencyscaling，dvfs)是一种有效的电源管理技术，用于根据工作负荷的情况调整时钟频率与供电电压。可升高时钟频率与供电电压来让处理器在更高速度运行并具有更好的性能；也可降低时钟频率与供电电压来节省电能。

因为升高时钟频率与供电电压可消耗更多电能，而降低时钟频率与供电电压会使性能降低，研发dvfs技术的核心挑战是平衡两个互斥的目的：最大化电能节省与保证紧密细致(tightfine-grained)的性能。传统的dvfs机制由软件管理器所控制，可是，使用软件管理器来运行dvfs操作会产生一些问题。例如，如果软件dvfs管理器用激进的dvfs策略操作，也就是说，软件dvfs管理器以高敏感度调整时钟频率与供电电压，其可引入更多软件冗余(softwareoverhead)并影响性能，一般性能的降低对于用户来说比节省电能更严重。另一方面，如果软件dvfs管理器用非激进的dvfs策略操作，软件dvfs管理器会控制时钟频率与供电电压轻易升高但是难以降低，来保持较高的dvfs以避免性能降低，可是，这会导致更少的电能节省。

另外，在例如智能手机的电子装置中，为了复杂操作内建多个处理器，可是，这些处理器的dvfs控制是独立执行而非采用整体安排，电能节省与系统性能就无法最优化。

技术实现要素：

本发明的一个目的是要提供一个完全的硬件dvfs控制器，其能最大化电能节省且保证紧密细致的性能，来解决上述的问题。

根据本发明的一个实施例，一控制器耦接到多个硬件模块，用于即时探测至少两个该多个硬件模块的活动，并根据该至少两个硬件模块的该活动确定该多个硬件模块其中之一的电压与频率。

根据本发明的另一个实施例，一种控制多个硬件模块的方法，其特征在于，该方法包含：即时探测该多个硬件模块中至少两个的活动；以及根据该至少两个硬件模块的该活动确定该多个硬件模块其中之一的电压与频率。

根据本发明的另一个实施例，一种系统包含多个硬件模块与动态电压频率调整控制器。动态电压频率调整控制器耦接到多个硬件模块，并用于即时探测该多个硬件模块中至少两个的活动，并根据该至少两个硬件模块的该活动确定该多个硬件模块其中之一的电压与频率。

在阅读以下对各图及图式中所例示的优选实施例的详细说明之后，本发明的这些及其它目标无疑将对所属领域的技术人员显而易见。

附图说明

图1显示根据本发明一实施例的片上系统(soc)的示意图。

图2显示根据本发明一实施例的图1所示的集中的dvfs控制器110的示意图。

图3显示根据本发明一实施例的dvfsopp的整体安排。

图4显示图2的实施例中具体的操作的示意图，且使用cpu作为例子。

图5显示根据本发明一实施例的控制多个硬件模块的方法流程图。

图6显示性能需求之间的差别的示意图，由集中的dvfs控制器110控制的dvfsopp状态，根据本发明一个实施例中，dvfsopp状态由一软件dvfs控制器所控制。

具体实施方式

本说明书及权利要求书使用了某些词语代指特定的组件。本领域的技术人员可理解的是，制造商可能使用不同的名称代指同一组件。本文件不通过名字的差别，而通过功能的差别来区分组件。在以下的说明书和权利要求书中，词语“包括”是开放式的，因此其应理解为“包括，但不限于...”。词语“耦接”意思是直接或间接的电气连接。因此，如果第一装置耦接到第二装置，该连接可以是通过其他装置与连接的直接电气连接或间接电气连接。

请参考图1，其显示根据本发明一实施例的片上系统(soc)100的示意图。如图1所示，soc100包含集中的dvfs控制器110，多个锁相环(phased-lockedloops，pll)120以及多个硬件模块，其中硬件模块包含，并不限于，中央处理单元(cpu)130_1，图像处理单元(gpu)130_2，多媒体模块(multimediamodule，mm)130_3，调制解调器(modulator-demodulator，md)130_4，存储器控制器(memorycontroller，mc)130_5与总线互连。soc100还耦接到电源管理集成电路(powermanagementintegratedcircuit，pmic)140，其用于提供电压给硬件模块。另外，在此实施例中，pmic140位于soc100之外，可是，pmic140也可位于soc100内。

soc100用于电子装置中，例如智能手机，平板电脑或其他具有多个处理器的装置，来控制电子装置的操作。除了硬件(hardware，hw)侧，图1也显示了软件(software，sw)侧，用于指导集中的dvfs控制器110的策略。另一方面，其显示了三个模块：调度器151，动态电能管理(dynamicpowermanagement)152与热量管理(thermalmanagement)153。调度器151用于基于用户经验以及/或场景及其他条件来安排任务，以最优化使用，调度器151还提供dvfs操作性能点(operatingperformancepointsopp，即时钟频率及/或供电电压)信息，使用信息，dvfs顶(ceiling)(例如时钟频率的上限)与dvfs底(例如时钟频率的下限)给动态电能管理152。热量管理153用于提供dvfs顶的信息，系统电能预算，及/或电池条件给动态电能管理152。基于从调度器151与热量管理153接收的信息，动态电能管理152发送前述信息的至少一部分给集中的dvfs控制器110。另外，在一实施例中，动态电能管理152也可发送每秒帧率(framespersecond，fps)，芯片角条件(chipcornercondition)，以及/或环境温度(其可影响dvfs策略)给集中的dvfs控制器110。

在此实施例中，集中的dvfs控制器110是一个硬件dvfs控制器，其可处理快速dvfs操作。集中的dvfs控制器110可从动态电能管理152接收软件信息，且接收cpu130_1，gpu130_2，mm130_3，md130_4及mc130_5的活动。集中的dvfs控制器110用于提供电压控制信号给pmic140，以基于硬件模块的活动分别控制/调整cpu130_1，gpu130_2，mm130_3，md130_4及mc130_5的供电电压；且集中的dvfs控制器110更用于提供pll控制信号给pll120，以基于软件信息与硬件模块的活动分别控制/调整cpu130_1，gpu130_2，mm130_3，md130_4与mc130_5的时钟频率。

需要注意的是，集中的dvfs控制器110可用功能性电路实施，也可作为微处理器，或数字信号处理器。因此，集中的dvfs控制器110能更自动地操作，而不需要主机(例如cpu)的指示，且主机可省去避免软件冗余/加载的负担。而且，通过这样的实施，集中的dvfs控制器110能更有效地操作而不需要等待主机指令。

另外，硬件模块的活动包含硬件模块的负荷以及/或使用(utilization)以及/或带宽，例如cpu130_1的活动是cpu130_1的负荷/使用，而gpu130_2的活动是gpu130_2的负荷/使用，等等。具体地，在本实施例中，活动是来自cpu130_1，gpu130_2，mm130_3，md130_4及mc130_5的信号中。也就是说，集中的dvfs控制器110通过soc100内的连接(例如线连接)直接得到cpu130_1,gpu130_2,mm130_3,md130_4与mc130_5的活动，而不需要从软件侧得到。

在本实施例中，在集中的dvfs控制器110与pmic140之间有专门的信道组(channelset)来减少电压切换的响应时间，且集中的dvfs控制器110可通过专门的信道来发送电压控制信号给pmic140，以快速切换cpu130_1，gpu130_2，mm130_3，md130_4以及/或mc130_5的供电电压。

图2显示根据本发明一实施例的集中的dvfs控制器110的示意图。如图2所示，集中的dvfs控制器110包含多个功能性电路，例如性能探测器210，多个跟踪控制回路(trackingcontrolloops)220，dvfsopp控制器230与sw/hw信息交换器240。对于性能探测器210，性能探测器210实时接收hw活动(即硬件模块的活动)来收集即时的性能需求，并基于hw活动整体安排并优化每个硬件模块的dvfsopp目标。另外，性能探测器210也接收sw的指导(即来自动态电能管理152的软件信息)指导或命令dvfsopp，或基于用户经验、场景与热量条件来关闭特定硬件模块。

对于图2中所示的跟踪控制回路220，每个硬件模块可包含独立的跟踪控制回路来自动将不同用户场景的性能目标的使用最大化，每个跟踪控制回路用于确定对应硬件模块的opp；或几个硬件模块可分享同一跟踪控制回路。

对于dvfsopp控制器230，dvfsopp控制器230可提供电压控制信号给pmic140，来基于由跟踪控制回路220确定的opp分别控制/调整硬件模块的供电电压；且dvfsopp控制器230提供pll控制信号给pll120来基于由跟踪控制回路220确定的opp分别控制/调整硬件模块的时钟频率。另外，dvfsopp控制器230根据芯片角条件与环境温度采用适应性电压调整(adaptivevoltagescaling，avs)技术。

对于sw/hw信息交换器240，sw/hw信息交换器240可提供dvfs操作的历史记录给sw侧以用于整个sw框架，dvfs操作例如是粗调频率(例如长时段内的时钟频率的平均，比如30ms)。sw/hw信息交换器240能在即时发生大幅dvfsopp变化时发送中断给sw侧；以及/或sw侧可通过轮询(polling)周期性得到频率/负荷的信息(例如移动平均)。

图3显示根据本发明一实施例的dvfsopp的整体安排，且需要注意的是，pll120，pmic140，性能探测器210，dvfsopp控制器230与sw/hw信息交换器240因简洁起见不在图3中显示。于图3中，假定图2中的跟踪控制回路220包含cpu控制回路320_1，gpu控制回路320_2，mm控制回路320_3，md控制回路320_4及mc控制回路320_5。

如图3所示，cpu控制回路320_1可接收cpu活动，gpu活动与mm活动来确定为生产者与消费者优化的cpudvfsopp，以防止过度反应或过慢反应并平衡系统资源，且分别发送对应该cpudvfsopp的电压控制信号与pll控制信号给pmic140与pll120，来控制/调整cpu130_1的时钟频率与供电电压。gpu控制回路320_2可接收cpu活动，gpu活动及mm活动来确定gpudvfsopp，并分别发送对应gpudvfsopp的电压控制信号与pll控制信号给pmic140与pll120，来控制/调整cpu130_2的时钟频率与供电电压。mm控制回路320_3可接收cpu活动，gpu活动及mm活动来确定gpudvfsopp，并分别发送对应mmdvfsopp的电压控制信号与pll控制信号给pmic140与pll120，来控制/调整cpu130_3的时钟频率与供电电压。md控制回路320_4可接收cpu活动及md活动来确定mddvfsopp，并分别发送对应mddvfsopp的电压控制信号与pll控制信号给pmic140与pll120，来控制/调整cpu130_4的时钟频率与供电电压。mc控制回路320_5可接收cpu活动，gpu活动，mm活动，md活动及mc活动来确定mcdvfsopp，并分别发送对应mcdvfsopp的电压控制信号与pll控制信号给pmic140与pll120，来控制/调整cpu130_5的时钟频率与供电电压。

在图3所示的实施例中，基于特定的硬件模块与其他硬件模块的至少一部分的活动确定一特定硬件模块的dvfsopp。因此，控制回路320_1-320_5能更精准地确定硬件模块的dvfsopp。后面是图3所示的整体安排的两个例子。当cpu130_1是忙碌状态且cpu130_1的负荷是高的时候，这指示快取错失(cachemiss)正在增加，mc130_5的负荷可马上升高即便mc130_5当前的负荷并不重。因此，mc控制回路320_5可分别发送电压控制信号与pll控制信号给pmic140与pll120，来升高mc130_5的时钟频率与供电电压。另外，当gpu130_2的负荷增加时，其可指示cpu130_1的负荷将增加，即使cpu130_1的当前负荷不重，因此，cpu控制回路320_5可分别发送电压控制信号与pll控制信号给pmic140与pll120，来升高cpu130_1的时钟频率与供电电压。

图4显示图2的实施例中具体的操作的示意图，且使用cpu作为例子。如图4所示，cpu130_1有四个核：核0、核1、核2与核3，且性能探测器210分别探测四个核，来获取四个负荷：核0_负荷、核1_负荷、核2_负荷及核3_负荷；且性能探测器210通过参考核0_负荷、核1_负荷、核2_负荷及核3_负荷确定最大负荷max_load，即max_load＝f(核0_负荷、核1_负荷、核2_负荷、核3_负荷)。接着，跟踪控制回路220的cpu控制回路320_1根据max_load、dvfs顶、dvfs底与其他硬件模块的活动确定需要的时钟频率freq_req，即freq_req＝f(max_load、dvfs顶、dvfs底，活动)；且cpu控制回路320_1根据freq_req，工艺与热量/温度参数，确定供电电压opp_v，即opp_v＝f(freq_req，工艺，热量)，并确定时钟频率opp_f作为需要的时钟频率freq_req。最后，dvfsopp控制器230发送opp_v与opp_f给pmic140与pll120，如果cpu130_1的时钟频率与供电电压需要改变，则控制/调整cpu130_1的时钟频率与供电电压；且sw/hw信息交换器240发送粗调平均频率/负荷(coarse-grainedaveragefrequency/loading)给sw侧。

在一个实施例中，并非是本发明的限制，供电电压opp_v与时钟频率opp_f可在每毫秒或更短间隔内被确认，而粗调平均频率可以是30毫秒内的时钟频率的平均数。

图5显示根据本发明一实施例的控制多个硬件模块的方法流程图。请一并参考图1-5，该流程如下。

步骤500：流程开始。

步骤502：即时探测至少两个硬件模块的活动。

步骤504：根据至少两个硬件模块的活动确定硬件模块其中之一的电压与频率。

图1所示的集中的dvfs控制器110用硬件实施，集中的dvfs控制器110能使用更高的采样率来快速控制硬件模块的dvfsopp。具体地，图6显示性能需求之间的差别的示意图，由集中的dvfs控制器110控制的dvfsopp状态，根据本发明一个实施例中，dvfsopp状态由一软件dvfs控制器所控制。如图6所示，集中的dvfs控制器110能快速提升dvfsopp来遵循硬件模块的性能需求，当性能需求降低时快速降低dvfsopp来节省电能。软件dvfs并不能即刻遵循性能需求，图6中的阴影部分是集中的dvfs控制器110相比软件dvfs控制器所节省的电能。

简而言之，在本发明的实施例中，硬件dvfs控制器用于快速控制硬件模块的dvfsopp，而避免sw冗余。另外，通过参考整个系统的条件，硬件dvfs控制器进一步管理硬件模块的供电电压与时钟频率，也就是说，每个硬件模块的dvfsopp控制可更精准。

本领域的技术人员将注意到，在获得本发明的指导之后，可对所述装置和方法进行大量的修改和变换。相应地，上述公开内容应该理解为，仅通过所附加的权利要求的界限来限定。