- IC现货
- IC急购
- 电子元器件
VIP会员服务
- 您现在的位置： 买卖IC网 > PDF目录4436 > APA300-PQG208A (Microsemi SoC)IC FPGA PROASIC+ 300K 208-PQFP PDF资料下载
参数资料
| 型号： | APA300-PQG208A |
| 厂商： | Microsemi SoC |
| 文件页数： | 84/178页 |
| 文件大小： | 0K |
| 描述： | IC FPGA PROASIC+ 300K 208-PQFP |
| 标准包装： | 24 |
| 系列： | ProASICPLUS |
| RAM 位总计： | 73728 |
| 输入/输出数： | 158 |
| 门数： | 300000 |
| 电源电压： | 2.375 V ~ 2.625 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 125°C |
| 封装/外壳： | 208-BFQFP |
| 供应商设备封装： | 208-PQFP（28x28） |
第1页 第2页 第3页 第4页 第5页 第6页 第7页 第8页 第9页 第10页 第11页 第12页 第13页 第14页 第15页 第16页 第17页 第18页 第19页 第20页 第21页 第22页 第23页 第24页 第25页 第26页 第27页 第28页 第29页 第30页 第31页 第32页 第33页 第34页 第35页 第36页 第37页 第38页 第39页 第40页 第41页 第42页 第43页 第44页 第45页 第46页 第47页 第48页 第49页 第50页 第51页 第52页 第53页 第54页 第55页 第56页 第57页 第58页 第59页 第60页 第61页 第62页 第63页 第64页 第65页 第66页 第67页 第68页 第69页 第70页 第71页 第72页 第73页 第74页 第75页 第76页 第77页 第78页 第79页 第80页 第81页 第82页 第83页 当前第84页 第85页 第86页 第87页 第88页 第89页 第90页 第91页 第92页 第93页 第94页 第95页 第96页 第97页 第98页 第99页 第100页 第101页 第102页 第103页 第104页 第105页 第106页 第107页 第108页 第109页 第110页 第111页 第112页 第113页 第114页 第115页 第116页 第117页 第118页 第119页 第120页 第121页 第122页 第123页 第124页 第125页 第126页 第127页 第128页 第129页 第130页 第131页 第132页 第133页 第134页 第135页 第136页 第137页 第138页 第139页 第140页 第141页 第142页 第143页 第144页 第145页 第146页 第147页 第148页 第149页 第150页 第151页 第152页 第153页 第154页 第155页 第156页 第157页 第158页 第159页 第160页 第161页 第162页 第163页 第164页 第165页 第166页 第167页 第168页 第169页 第170页 第171页 第172页 第173页 第174页 第175页 第176页 第177页 第178页
ProASICPLUS Flash Family FPGAs
4- 6
v5.9
v2.0
(continued)
The following pins have been changed in the "1152-Pin FBGA" table:
Pin Number
Function
Pin Number
Function
U4
I/O (GLMX1)
U29
NPECL2
U6
NPECL1
U31
I/O (GLMX2)
U7
GL1
V28
PPECL2 (I/P)
V5
GL2
V29
GL4
V6
PPECL1 (I/P)
V30
GL3
3-69
Advance v0.7
The "ProASICPLUS Architecture" section was updated.
1-2
The "Array Coordinates" section and Table 2-2 Array Coordinates are new.
2-5
The "Power-Up Sequencing" section is new.
2-7
"I/O Features" section was updated.
2-6
The "Timing Control and Characteristics" section was updated. "Physical Implementation"
section, "Functional Description" section, "Lock Signal" section, and "PLL Configuration
Options" section are new.
2-10 to 2-13
"PLL Block – Top-Level View and Detailed PLL Block Diagram" section was updated.
2-11
Figure 2-12 Input Connectors to ProASICPLUS Clock Conditioning Circuitry was updated.
2-12
"Sample Implementations" section, "Adjustable Clock Delay" section, and the "Clock Skew
Minimization" section are new.
2-13
Figure 2-13 Using the PLL 33 MHz In, 133 MHz Outthrough and Figure 2-17 Using the PLL
for Clock Deskewing are new.
2-14 to 2-16
The "PLL Electrical Specifications" section is new.
2-18
The "Design Environment" section was updated.
2-25
Figure 2-23 Tristate Buffer Delays was updated.
2-42
The "Calculating Typical Power Dissipation" section was updated.
2-28
The "DC Electrical Specifications (VDDP = 2.5 V ±0.2V)" section was updated.
2-34
The Table 2-24 DC Electrical Specifications (VDDP = 3.3 V ±0.3 V and VDD = 2.5 V ±0.2 V)
Applies to Military Temperature and MIL-STD-883B Temperature Only was updated.
2-38
The "DC Specifications (3.3 V PCI Operation)1" section was updated.
2-40
The "Tristate Buffer Delays" section (the figure and table) have been updated.
2-42
The "Output Buffer Delays" section (the figure and table) have been updated.
2-44
The "Input Buffer Delays" section was updated.
2-46
The "Global Input Buffer Delays" section was updated.
2-48
The "Predicted Global Routing Delay" section was updated.
2-50
The "Global Routing Skew" section was updated.
2-50
The "Sample Macrocell Library Listing" section was updated.
2-51
The "Pin Description" section was updated. GLMX is new.
2-73
The "Recommended Design Practice for VPN/VPP" section was updated.
2-74
Pin AK31 of FG1152 for the APA1000 changed to VPP.
3-69
Advance v0.6
The "Features and Benefits" section were updated.
i
The "ProASICPLUS Product Profile" section was updated.
i
The "Ordering Information" section was updated.
ii
The "Plastic Device Resources" was updated.
ii
The "ProASICPLUS Architecture" section was updated.
1-2
Table 2-1 Clock Spines was updated.
2-4
Figure 2-11 PLL Block – Top-Level View and Detailed PLL Block Diagram was updated.
2-11
The "Design Environment" section was updated.
2-25
The "Package Thermal Characteristics" section was updated.
2-27
Previous version
Changes in current version (v5.9)
Page
相关PDF资料 |
PDF描述 |
|---|---|
| APA300-PQ208A | IC FPGA PROASIC+ 300K 208-PQFP |
| A54SX32A-BGG329I | IC FPGA SX 48K GATES 329-BGA |
| A54SX32A-1BG329 | IC FPGA SX 48K GATES 329-BGA |
| A54SX32A-BG329I | IC FPGA SX 48K GATES 329-BGA |
| A54SX32A-1BGG329 | IC FPGA SX 48K GATES 329-BGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| APA300-PQG208I | 功能描述:IC FPGA PROASIC+ 300K 208-PQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ProASICPLUS 标准包装:40 系列:SX-A LAB/CLB数:6036 逻辑元件/单元数:- RAM 位总计:- 输入/输出数:360 门数:108000 电源电压:2.25 V ~ 5.25 V 安装类型:表面贴装 工作温度:0°C ~ 70°C 封装/外壳:484-BGA 供应商设备封装:484-FPBGA（27X27） |
| APA300-PQG208M | 制造商:Microsemi Corporation 功能描述:FPGA PROASICPLUS 300K GATES 180MHZ 0.22UM 2.5V 208PQFP - Trays |
| APA300-PQGB | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA300-PQGES | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA300-PQGI | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
发布紧急采购，3分钟左右您将得到回复。