计算机组成原理学习笔记（持续更新中）

第一章：计算机系统概论

计算机的基本组成

冯 诺依曼计算机特点

1.计算机有五大部件组成：运算器，控制器，存储器，输入＆输出设备

2.指令和数据以同等地位存于存储器，可按地址寻访

3.指令和数据用二进制表示

4.指令由操作码和地址码构成

5.存储程序

6.以运算器为中心

计算机硬件框图

1.冯诺依曼结构硬件框图

虚线表示控制和状态反馈，实线表示数据通路

2.以存储器为中心的计算机硬件框图

3.现代计算机硬件框图

4.系统复杂性管理的方法（3‘y）

层次化：可将涉及的系统划分为多个模块或子模块（递归拆分）

模式化：有明确额定义的功能和接口（可组装）

规则性：模块更容易被重用。

计算机的工作步骤

1.上机前准备：

1）建立数学模型

2）确定计算方法

3）编制解题程序：程序——运算的全部步骤 指令——每一个步骤

存储器的基本组成

存储体-存储单元-存储元件（可类比大楼-房间-床位）

存储单元：存放一串二进制代码

存储字：存储单元中二进制代码的组合

存储字长：即存储单元中二进制代码的长度（存储字长度）

MAR:存储器地址寄存器，反应存储单元的个数

MDR:存储器数据寄存器，反应存储字长

运算器的基本组成及操作过程

结构图示：

ACC:累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器

ALU:算数逻辑单元，CPU的执行单元，进行二院的算术运算，加减乘不除。 0

X：即X寄存器

MQ：商乘寄存器

控制器基本结构 （CU）

1.功能：

解释指令

保证指令的按序进行

完成一条指令需要：取指令 分析指令 执行指令

主机完成一条指令的过程

硬件系统结构图图示

取数操作

取数指令的过程：取出指令，分析指令，执行指令

取指过程：

1.将即将要执行的指令的地址从PC中送到MAR

2.再由MAR送到存储体

3.在控制器的控制下，存储体把指定存储单元中保存的那条取数指令取出来送入到MDR当中。

4.将MDR中的指令取出放到IR中（IR的功能为保存当前正在进行的指令）

分析指令（主要操作于CU内部进行）

1.指令中操作码部分发给CU

2.从IR地址码部分取出地址送入MAR

3.由MAR送到存储体

4.在控制器控制下，将取出指令所要取的数存放到MDR

5.最后由MDR送入到ACC中

存数操作

将ACC中保存数据放到存储体当中的过程

三步过程：

取指（过程同取数操作）

1.将PC中保存的地址送入到MAR

2.再由MAR送入到存储体

3.在CU控制单元的控制下从存储体指定存储单元取出放入带MDR

4.控制单元控制把MDR中控制取出的指令送到IR中

分析指令

1.IP中保存的操作码部分送到CU，CU对指令进行分析并发出相应控制信号完成指令

2.CU控制，把IP中地址码部分送入到MAR

3.再由MAR送入到存储体。

4.把ACC中内容送入MDR

5.把MDR中数据送到存储体。

ax^2+bx=+c程序的运行过程

• 将程序通过输入设备送至计算机
• 程序首地址——>PC
• 启动程序运行
• 取指：PC->MAR->主存(M）->MDR->IR
• 分析指令：OP（IR）->CU
• 执行指令：ID(IR)->MAR->主存（M）->MDR->ACC
  。。。
• 打印结果
• 停机

计算机硬件的主要技术指标

1.机器字长
CPU一次能处理数据的为数与CPU中的== 寄存器位数==有关

2.运算速度

• 主频
• 合数，每个核支持的线程数
  
• CPI 执行一条指令所需要的时钟周期数（周期数越少越好）
• MIPS 每秒执行百万条指令数
• FLOPS 每秒浮点运算次数

3.存储容量 存放二进制信息的总位数

第一章课后习题及答案

1 . 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？

解： P3

计算机系统：由计算机硬件系统和软件系统组成的综合体。

计算机硬件：指计算机中的电子线路和物理装置。

计算机软件：计算机运行所需的程序及相关资料。

硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。

5. 冯 • 诺依曼计算机的特点是什么？

解：冯 • 诺依曼计算机的特点是： P8

● 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；

● 指令和数据以同同等地位存放于存储器内，并可以按地址访问；

● 指令和数据均用二进制表示；

● 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；

● 指令在存储器中顺序存放，通常自动顺序取出执行；

● 机器以运算器为中心（原始冯 • 诺依曼机）。

7. 解释下列概念：

主机、 CPU 、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。

解： P9-10

主机：是计算机硬件的主体部分，由 CPU 和主存储器 MM 合成为主机。

CPU ：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的 CPU 内除含有运算器和控制器外还集成了 CACHE ）。

主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。

存储单元：可存放一个机器字并具有特定存储地址的存储单位。

存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。

存储字：一个存储单元所存二进制代码的逻辑单位。

存储字长：一个存储单元所存二进制代码的位数。

存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。

机器字长：指 CPU 一次能处理的二进制数据的位数，通常与 CPU 的寄存器位数有关。

指令字长 ： 一条指令的二进制代码位数。

8. 解释下列英文缩写的中文含义：

CPU 、 PC 、 IR 、 CU 、 ALU 、 ACC 、 MQ 、 X 、 MAR 、 MDR 、 I/O 、 MIPS 、 CPI 、 FLOPS

解：全面的回答应分英文全称、中文名、功能三部分。

CPU ： Central Processing Unit ，中央处理机（器），是计算机硬件的核心部件，主要由运算器和控制器组成。

PC ： Program Counter ，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数 形成下一条指令地址。

IR ： Instruction Register ，指令寄存器，其功能是存放当前正在执行的指令。

CU ： Control Unit ，控制单元（部件），为控制器的核心部件，其功能是产生微操作命令序列。

ALU ： Arithmetic Logic Unit ，算术逻辑运算单元，为运算器的核心部件，其功能是进行算术、逻辑运算。

ACC ： Accumulator ，累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器。

MQ ： Multiplier-Quotient Register ，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。

X ：此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数；

MAR ： Memory Address Register ，存储器地址寄存器，在主存中用来存放欲访问的存储单元的地址。

MDR ： Memory Data Register ，存储器数据缓冲寄存器，在主存中用来存放从某单元读出、或要写入某存储单元的数据。

I/O ： Input/Output equipment ，输入 / 输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送。

MIPS ： Million Instruction Per Second ，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位。

9. 画出主机框图，分别以存数指令“ STA M ”和加法指令“ ADD M ”（ M 均为主存地址）为例，在图中按序标出完成该指令（包括取指令阶段）的信息流程（如→①）。假设主存容量为 256M *32 位，在指令字长、存储字长、机器字长相等的条件下，指出图中各寄存器的位数。

解：主机框图如 P13 图 1.11 所示。

（ 1 ） STA M 指令： PC → MAR ， MAR → MM ， MM → MDR ， MDR → IR ，

OP(IR) → CU ， Ad(IR) → MAR ， ACC → MDR ， MAR → MM ， WR

（ 2 ） ADD M 指令： PC → MAR ， MAR → MM ， MM → MDR ， MDR → IR ，

OP(IR) → CU ， Ad(IR) → MAR ， RD ， MM → MDR ， MDR → X ， ADD ， ALU → ACC ， ACC → MDR ， WR

假设主存容量 256M *32 位，在指令字长、存储字长、机器字长相等的条件下， ACC 、 X 、 IR 、 MDR 寄存器均为 32 位， PC 和 MAR 寄存器均为 28 位。

10. 指令和数据都存于存储器中，计算机如何区分它们？

解：计算机区分指令和数据有以下 2 种方法：

● 通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。

● 通过地址来源区分，由 PC 提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。

第三章：系统总线

总线的基本概念

一、使用总线的目的：

提高CPU工作效率，解决I/O设备与主机连接的灵活性问题。

二、什么是总线：

总显示连接各个部件的信息传输线，
是== 各个部件共享的传输介质==。

三、总线上信息的传送

串行：把要传输的信息一位一位放到总线上去，接受方一位一位接手 （支持距离长）

并行：传输信息多为放到总线上多位传输 （支持距离短）

传输距离长，则并行线路间会产生干扰，传输信号变形，接收方难以接收正确数据。

四、总线结构的计算机举例

1.单总线结构框图

问题：

• CPU利用效率受影响
• 设备多会造成延迟
• 同一时刻只有一对I/O设备使用，发生总线的争用

2.面向CPU的双总线结构框图

问题：
外部设备与主存传输打乱CPU，不能同时进行读写操作。

3.以存储器为中心的双总线结构框图

总线的分类

1.片内总线 芯片内部的总线

2.系统总线 计算机各部门之间的信息传输线

1. 数据总线：双向运输，与机器字长、存储字长有关（并非一定相等）

2. 地址总线：单向运输，由CPU或主设备发出 与存储地址，I/O地址有关

3. 控制总线：双向，可用于传输信号。有出有入。有出 存储器读写（CPU发出） 总线允许，中断确认；有入 中断请求、总线请求

3.通信总线：用于计算机系统之间或计算机系统与其他系统如（控制仪表，移动通信等）之间的通信

总线特性及性能指标

一、总线物理实现

二、总线特性

1.机械特性：尺寸、形状、管脚数及排列顺序

2.电气特性：传输防线和有效地电平范围

3.功能特性：每根传输线的功能：发地址；数据；控制

4.时间特性：信号的时序关系。

三、总线的性能指标

1.总线宽度 数据线的根数

2.标准传输率 每秒传输的最大字节数（mbps）

3.时钟同步/异步

4.总线复用 地址线与数据线复用（共用） ，减少芯片管脚数

5.信号线数 地址线、数据线、与控制线的总和

6.总线控制方式 突发、自动、仲裁、逻辑、计数

7.其他指标 负载能力（可以挂载多少I/O设备）

四、总线标准

总线结构

单总线结构

多总线结构

双总线结构![在这里插入图片描述]直https://接上传(blog.csd0img.cn/fnV0069d10e9bd6744dc7dac50dbaca5.png398)(https:/
2.三总线结构
直接存储器访问
外部设备直接访问系统内存

解决CPU高速发展，内存发展缓慢问题
问题；：影响外部设备工作速度（扩展总线链接过多设备）

3.四总线结构
局部总线：负责CPU与cache连接
系统总线：链接主存与Cache
CPU与主存通过局部总线与系统总线进行数据交换
高速总线：高速设备
扩展总线：连接其他低速设备
提高数据传输速率，解决三总线结构不足问题

总线结构举例

1.传统微型机总线结构
CPU和存储器通过系统总线进行连接，速度较快
再通过标准总线控制器连接I/O设备
系统总线与I/O总线进行分离

2.VL-BUS局部总线结构
实现高速设备与低速设备的分离

3.PCI总线结构

4.多层PCI总线结构
通过·桥电路实现总线驱动能力的提高及扩展

总线控制

一、总线的判优控制

1.基本概念

• 主设备（模块） 对总线有控制权
• 从设备（模块） 响应从主设备发来的总线设备
  
  2.链式查询方式（从头往后走，BG找BR，然后出BS）
  特征：
  优先级由BG线上I/O设备先后顺序决定，离总线控制部件近的设备具有最高优先级
  对电路故障敏感，速度较慢，需要一直向下查询。但结构简单，增删设备及优先级算法简单，进行可靠性设计容易实现
  一般应用于微信计算机及简单的嵌入式系统中
  
  3.计算器定时查询方式
  总线控制部件内有一计数器
  通过BR向总线控制部件发出请求，如果可以则启动计数器并通过设备地址线给出信号，如无请求则自动加一，通过BS线进行应答
  优先级确定灵活。
  
  4.独立请求方式
  

二、总线通信控制

1.目的：解决双方协调配合问题
2.总线传输周期

• 申请分配阶段 主模块申请，总线总裁决定
• 寻址阶段 主模块向从模块给出地址和命令
• 传数阶段 主模块和从模块交换数据
• 结束阶段 主模块撤销有关消息
  3.总线通信的四种方式
  同步通信 由统一时标控制数据传送
  异步通信 采用应答方式，没有公共施工标准
  半同步通信 同步异步结合
  分离式通信 充分挖掘系统总线每个瞬间最大效能

1）同步数据输入

2）同步数据输出
依照速度最慢的设备传输
应用于传输较短且传输速度近似的设备

3）异步通信
没有公共时钟标准，不要求所有部件严格的统一操作时间，采用请求和应答方式完成通信（握手方式）
可分为不互锁，半互锁，全互锁

不互锁：
主模块发出请求信号后，无需等待应答，过一段时间后确认模块收到请求信号后自动撤销信号；条件允许时发出应答信号，一段时间后确认收到信号后自动撤销回答信号。通信双方无互锁关系。

半互锁：
主模块发出请求信号后，必须等待应答后再撤销请求信号（区别于不互锁），有互锁关系。
但发出应答信号时不必等待应答，一段时间后自动撤销（同不互锁）。即一方存在互锁关系，一方不存在互锁关系。

全互锁
主模块发出请求信号后，必须等待应答后再撤销请求信号，有互锁关系，同半互锁。
但发出应答信号时必须等待获知主模块请求已撤销后再撤销其回答信号
双方存在互锁关系。

异步通信可用于并行传送或串行传送
异步串行通信的数据传送速率用波特率衡量。波特率是指单位时间被传送二进制数据的位数，用bps（位/秒）表示
4）半同步通信（同步、异步结合）
同步：
发送发用系统时钟前沿发信号
接收方用系统时钟后沿判断识别
异步：
允许不同速度模块和谐工作，增加一条等待信号

以输入数据胃里的半同步通信时序
T1 主模块发地址
T2 主模块发命令
Tw当WAIT为低电平时，进入等待，Tw的宽度与T的宽度一致
.
.
.
T3从模块提供数据
T4从模块撤销数据，主模块撤销命令
简单来说就是主从模块速度不匹配，一个快一个慢，那么主模块发送读命令后，t3读数据，但是从模块没来得及把数据放到数据总线，便开始等待恢复高电平后继续

总结上述三种通信的共同点：：
一个总线传输周期（以输入数据为例）

• 主模块发地址，命令 占用总线
• 从模块准备数据 不占用总线总线空闲（浪费）
• 从模块向主模块发数据 占用总线

5）分离式通信
充分挖掘系统总线每个瞬间的潜力
设备准备数据及模块准备数据时间被让出

分离式通信特点：
1.各模块都有权占用总线
2.采用同步方式

第三章书后习题答案

1. 什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？

答： P41. 总线是多个部件共享的传输部件。

总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用。

为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。

4. 为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？

答：总线判优控制解决多个部件同时申请总线时的使用权分配问题；

常见的集中式总线控制有三种：链式查询、计数器定时查询、独立请求；

特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式速度最快，但硬件器件用量大，连线多，成本较高。

5. 解释下列概念：总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制。

答： P46 。

总线宽度 ： 通常指数据总线的根数；

总线带宽 ： 总线的数据传输率，指单位时间内总线上传输数据的位数；

总线复用 ： 指同一条信号线可以分时传输不同的信号。

总线的主设备（主模块） ： 指一次总线传输期间，拥有总线控制权的设备（模块）；

总线的从设备（从模块） ： 指一次总线传输期间，配合主设备完成数据传输的设备（模块），它只能被动接受主设备发来的命令；

总线的传输周期 ： 指总线完成一次完整而可靠的传输所需时间；

总线的通信控制 ： 指总线传送过程中双方的时间配合方式。

6. 试比较同步通信和异步通信。

答：同步通信 ： 指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合。

异步通信 ： 指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。

8. 为什么说半同步通信同时保留了同步通信和异步通信的特点？

答：半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致，因此工作效率介于两者之间。

10. 为什么要设置总线标准？你知道目前流行的总线标准有哪些？什么叫 plug and play ？哪些总线有这一特点？

答：总线标准的设置主要解决不同厂家各类模块化产品的兼容问题；

目前流行的总线标准有： ISA 、 EISA 、 PCI 等；

plug and play ：即插即用， EISA 、 PCI 等具有此功能。

11. 画一个具有双向传输功能的总线逻辑图。

答： 在总线的两端分别配置三态门，就可以使总线具有双向传输功能。

12. 设数据总线上接有 A 、 B 、 C 、 D 四个寄存器，要求选用合适的 74 系列芯片，完成下列逻辑设计：

（ 1 ） 设计一个电路，在同一时间实现 D → A 、 D → B 和 D → C 寄存器间的传送；

（ 2 ） 设计一个电路，实现下列操作：

T0 时刻完成 D → 总线；

T1 时刻完成总线 → A ；

T2 时刻完成 A → 总线；

T3 时刻完成总线 → B 。

解：（ 1 ）由 T 打开三态门 将 D 寄存器中的内容送至总线 bus ， 由 cp 脉冲同时 将总线上的数据 打入到 A 、 B 、 C 寄存器中。 T 和 cp 的时间关系如图 （ 1 ） 所示。

图（ 1 ）

（ 2 ）三态门 1 受 T0 ＋ T1 控制，以确保 T0 时刻 D →总线，以及 T1 时刻总线→接收门 1 → A 。三态门 2 受 T2 ＋ T3 控制，以确保 T2 时刻 A →总线，以及 T3 时刻总线→接收门 2 → B 。 T0 、 T1 、 T2 、 T3 波形图 如 图 （ 2 ）所示 。
图(2)

第四章 存储器

概述

• 存储器可分哪些类型？
• 现代存储器的层次结构，为什么要分层？

一、存储器分类
1.按照存储介质分类
（1）半导体存储器 TTL（集成度低，功耗高，速度快）,MOS（功耗低，集成度高） 易失
（2）次表面存储器 磁头，磁载体
（3）磁芯存储器 硬磁材料、环状元件
（4）光盘存储器 激光，磁光材料

2.按存取方式分类
（1）存取时间与物理地址无关（随机访问）

• 随机存储器 在程序执行过程中可读可写
• 只读存储器 在程序执行过程中只读

（2）存取时间与物理地址有关（串行访问）

• 顺序存取存储器 磁带（磁带转动到指定位置后进行读写操作）
• 直接存取存储器 磁盘

3.按在计算机中的作用分类

RAM：可读可写存储器
ROM：只读存储器
Flash Memory:U盘，属于半导体存储器，速度高于磁盘，也可用做计算机硬盘

二、存储器的层次结构
1.存储器三个主要特性的关系（速度，容量，价位）

越向下速度越低，越向下容量越大，价格越低
寄存器：可分为体系结构寄存器和非体系结构寄存器（是否透明 ）

2.缓存-主存层次和主存-缓存层次
缓存-主存层次主要解决CPU主存速度不匹配问题(缓存速度高于主存）（硬件连接解决问题）
主存-缓存结构解决存储系统的容量问题（主存容量不足问题）软硬件结合解决问题，虚拟存储器（虚拟存储器，虚地址，逻辑地址）

主存储器

一、概述
1.主存的基本构成

2.主存和CPU的联系

## 高速缓冲存储器
## 辅助存储器