【双列MCU封装解析】硬件选型技术要点

对集成电路设计这块特别感兴趣，昨晚仔细研究了下我靠边的可能性（KY）,结果趋向于0.

1.前言

硬件选型有风险，需谨慎。电气特性要细看，项目实际要测试。

只要硬件不翻车软件天天加班改BUG.

以下仅个人观点，如果实际选型时对电气性能要求不高，那就看到这里可以关闭了。

2.常用双列芯片封装解析

当同型号芯片DIP,SOP,SSOP,TSOP,TSSOP在一起时怎么做选择题。

DIP,SOP就不多解释了都是老前辈了

SSOP——Shrink SOP

TSOP——Thin SOP

TSSOP——Thin Shrink SOP

封装上的区别：脚距区分

SOP 引脚间距为 1.27mm（

SSOP 引脚间距为 0.65mm；

封装上的区别：高度区分

TSOP 与 SOP 封装的最明显的区别在于封装器件的高度参数，所谓的 TSOP 嘛，T 是 thin 的简称，瘦一点，这个高肯定要矮一点嘛；

老么 TSSOP 自然就是管脚间距又小身体又瘦啦（发育不良哈哈~）

3.实例解析

通常规格书中对同一颗芯片具有的封装会出现如下的选择：

某型号芯片封装有  SOP20和TSSOP时，一般规格书只有一份电气特性说明通常对照的都是大封装芯片的规格参数，如果你要以为小封装芯片也能达到大得封装芯片电气参数值(此处本人翻过车，年少无知单纯天真，以为规格书就是对的)。一遭被蛇咬，十年帕金森。

电气特性要细看，不要和我说空间不够放不下，风险自己评估。

小封装芯片实际的电气特性必定要比大封装芯片要保守的太多了。当然你要拿着规格书硬刚是芯片厂问题，那只能体现出你还没有进阶器件选型。另外有些芯片有免责说明，看规格书的时候不要遗漏。